P0911QC-C

P0911QC-C

时钟误差

众所周知，计算机的时钟一般都采用石英晶体振荡器。晶振体连续产生频率的时钟脉冲，计数器则对这些脉冲进行累计得到时间值。由于时钟振荡器的脉冲受环境温度、匀载电容、激励电平以及晶体老化等多种不稳定性因素的影响，故时钟本身不可避免地存在着误差。例如，某精度为±20ppm的时钟，其每小时的误差为：(1×60×60×1000ms)×(20/10.6)＝72ms，一天的累计误差可达1.73s；若其工作的环境温度从额定25℃变为45℃，则还会增加±25ppm的额外误差。可见，DCS中的时钟若不经定期同步校准，其自由运行一段时间后的误差可达到系统应用所无法忍受的程度。

随着晶振制造技术的发展，目前在要求时钟的应用中，已有各种高稳定性晶振体可供选用，如TCXO(温度补偿晶振)、VCXO(压控晶振)、OCXO(恒温晶振)等。

3.2 时钟同步误差

如果对类似于TXP的时钟同步方式进行分析，不难发现时钟在自上而下的同步过程中产生的DCS的对时误差可由以下三部分组成：

3.2.1 GPS校时系统与卫星发射的UTC(协调时)的误差

这部分的误差由GPS校时系统的精度所决定。对1PPS输出，以脉冲前沿为准时沿，精度一般在几十ns至1μs之间；对IRIG-B码和RS-232串行输出，如以中科院国家授时中心的地钟产品为例，其同步精度以参考码元前沿或起始相对于1PPS前沿的偏差计，分别达0.3μs和0.2ms。3.2.2 DCS主时钟与GPS校时系统的同步误差

DCS网络上的主时钟与GPS校时系统通过“硬接线”方式进行同步。一般通过DCS某站点内的时钟同步卡接受GPS校时系统输出的标准时间编码、硬件。例如，如在接受端对RS-232输出的ASCII码字节的发送延迟进行补偿，或对IRIG-B编码采用码元载波周期计数或高频销相的解码卡，则主时钟与GPS校时系统的同步精度可达很高的精度。

3.2.3 DCS各站点主从时钟的同步误差

DCS主时钟与各站点从时钟通过网络进行同步，其间存在着时钟报文的发送时延、传播时延、处理时延。表现在：(1)在主时钟端生成和发送时间报文时，内核协议处理、操作系统对同步请求的调用开销、将时间报文送至网络通信接口的时间等；(2)在时间报文上网之前，还等待网络空闲(对以太网)，遇冲突还要重发；(3)时间报文上网后，需时间通过DCS网络媒介从主时钟端传送到子时钟端(电磁波在光纤中的传播速度为2/3光速，对DCS局域网而言，传播时延为几百ns，可忽略不计)；(4)在从时钟端的网络通信接口确认是时间报文后，接受报文、记录报文到达时间、发出中断请求、计算并校正从时钟等也需要时间。这些时延或多或少地造成了DCS主从时钟之间、从从时钟之间的时间同步误差。

当然，不同网络类型的DCS、不同的时钟通信协议和同步算法，可使网络对时的同步精度各不相同，上述分析只是基于一般原理上探讨。事实上，随着人们对网络时钟同步技术的不懈研究，多种复杂但又、高的时钟同步协议和算法相继出现并得到实际应用。例如，互联网上广为采用的网络时间协议(Network Time Protocol，NTP)在DCS局域网上已能提供±1ms的对时精度(如GE的ICS分散控制系统)，而基于IEEE1588的标准时间协议(Standard Precision Time Protocol，PTP)能使实时控制以太网上的主、从时钟进行亚微秒级同步。

四、时钟精度与SOE设计

虽然DCS的普通开关量扫描速率已达1ms，但为满足SOE分辨率≤1ms的要求，很长一段时间内，人们都一直都遵循这样的设计方法，即将所有SOE点置于一个控制器之下，将事件触发开关量信号以硬接线接入SOE模件，其原因就在于不同控制器其时钟存在着的误差。关于这一点，西门子在描述其TXP系统的FUN B模件分散配置的工程实际情况来看，由于时钟不能同步而无法做到1ms SOE分辩率，更有甚至因时钟相差近百ms，造成SOE事件记录顺序的颠倒。那么，如何既能满足工程对于SOE分散设计的要求(如设置了公用DCS后，机组SOE与公用系SOE应分开，或希望进入控制器的MFT、ETS的跳闸信号无需经输出再返至SOE模件就能用于SOE等)，又不过分降低SOE分辨率呢?通过对DCS产品的分析不难发现，通常采用的办法就是将控制器或SOE模件的时钟直接与外部GPS校时系统信号同步。例如，在ABB Symphony中，SOEServerNode(一般设在公用DCS网上)的守时主模件(INTKM01)接受IRIG-B时间编码，并将其产生的RS-485时钟同步信号链接到各控制器(HCU)的SOE时间同步模件(LPD250A)，其板载硬件计时器时钟可外接1PPM同步脉冲，每分钟自动清零一次；再如，MAX1000＋PLUS的分散处理单元(DPU 4E)可与IRIG-B同步，使DPU的DI点可同时用做SOE，由于采用了1PPM或RS-485、IRIG-B硬接线时钟“外同步”，避开了DCS时钟经网络同步目前精度还较差的问题，使各受控时钟之间的偏差保持在较小的范围内，故SOE点分散设计是可行的。

由此可见，在工程设计中应结合采用的DCS特点来确定SOE的设计方案。不可将1ms的开关量扫描速率或1ms的控制器(或SOE模件)时钟相对误差等同于1ms的SOE分辨率，从而简单地将SOE点分散到系统各处。同时也应看到，SOE点“分散”同“集中”相比，虽然分辨率有所降低，但只要时钟相对误差很小(如与1ms关一个数量级)，还是完全能满足电厂事故分析实际需要的

General Electric DS3800DDIBIB1C Interface NEW

General Electric DS3800HSCG1E1F Input Module NEW

General Electric DS3800HCMA1E1G Comm Board NEW

General Electric DS3800NHVM1E1D Power Board NEW

General Electric DS3800HCMA1E1G

General Electric DS3800HMHA1E1F Control Card

General Electric DS3800HMPJ1A1D Circuit Board

General Electric DS3800HPRC1A1A Circuit Board NEW

General Electric DS3800NDAC1B1C Circuit Board

General Electric DS3800DDIB1B1C Drive

General Electric DS3800NHVD1C1B PCB USED Free Ship

General Electric DS3800NADA1E1F Circuit Board

General Electric DS3800NADA1E1F Circuit Board

General Electric DS3800HRRB1D1D Output Board NEW

General Electric DS3800NDAC1E1F Output Board NEW

General Electric DS3800DMEA1D1C Control NEW

General Electric DS3800NADA1E1E

General Electric DS3800DMPK1B1B

General Electric DS3800HSHA1D1D

General Electric DS3800NTBE Circuit Board NEW

General Electric DS3800HACA1A1A Card Address

General Electric DS3800NPRB1A1A Circuit Board NEW

General Electric DS3800NFCD1N1E

General Electric DS3800NPCT1B1B

General Electric DS3800HMHA1E1F

General Electric DS3800NCT1B1B Circuit Board

General Electric DS3800HUMB1B1B Board NEW Free Ship

General Electric DS3800HACA1A1A Card Address NEW

GE GENERAL ELECTRIC DS3800NTRA1C1C 6BA01 PC BOARD