JANCD-SR20B-1

JANCD-SR20B-1任何好的示波器系统的关键点在于地重建波形的能力，称为信号完

整性。摄像机捕获信号图象，以便我们随后能够进行观察和解释。在这

一点上，示波器很是类似。信号完整性有两个关键点。

您摄下图片的时间，它是否与实际发生的情况一致？

图片是清晰的还是模糊的？

每一秒您能摄下多少张的图片？

综合起来，不同的系统和不同性能的示波器，有不同的实现高信号完

整性的能力。探头也对测量系统的信号完整性有影响。

信号完整性影响许多电子设计规律。但在数年以前，数字设计者并不以

为重。他们着重于逻辑的设计，便能使逻辑电路顺利工作。在进行高速

设计时，噪声和不确定信号偶有发生，RF（射频）设计者需要对此进

行考虑。而数字系统进行着缓慢的转换，信号如所预料的一样稳定。

处理器的时钟速率上升了数个数量级。3D 图象处理、视频和服务器I/

O 等计算机应用需要巨大的带宽。如今的许多电信设备也是基于数字

的，同样也需要大量的带宽资源。数字处理的高清晰度电视同样如此。

目前，微处理器设备处理的数据速率高达2、3 GS/s，甚至5 GS/s（吉

采样值每秒）。同时，一些内存设备采用400-MHz 的时钟以及200-ps

上升时间的数据信号。

重要的是，随着速度的提高，原用于车辆、录像机、机械控制器的普通

IC 设备应用得越来越少。与那些800-MHz 的处理器类似，工作于20-

MHz 时钟速率的处理器也许同样有上升时间的问题。设计者不得不考

虑交叉情况下对性能的影响。其结果，几乎所有的设计中都包含高速设

计。

如果不预防地进行一些测量，高速带来的问题可能会影响其他常规的数

字设计。如果电路时断时续发生故障，或者如果电路在电压和温度的极

限条件下发生差错，可能就是里面隐藏着信号完整性的问题。终，影

响的是投放市场的时间、产品的可靠性、电磁兼容性（ E M I

compliance），等等。

为什么要考虑信号完整性问题？

让我们来看一看今天数字设计中引起信号衰减的特殊原因。比起过去，

为什么这些问题变得更为普遍？

答案是速度。在“过去缓慢的年月”，维护可接受的数字信号完整性就

意味着对细节的关注，比如时钟的分布、信号通道的设计、白噪声、负

载的影响、传输线的影响、总线终端、解耦和功率的分配。现在，上述

规则仍旧适用，但是⋯⋯

总线的周期时间比20年以前快过了千倍！JANCD-SR20B-1原来需要数毫秒才能完成的

事务处理现在仅需要数纳秒。为实现速度的提高，边缘的速度也经过加

速：边缘升降速度比20 年前快了100 倍以上。

进步是相当令人瞩目的。但是，某些物理现实阻碍着电路板技术跟上速

度提高的步调。数十年以来，芯片内部总线的传输时间基本上没有什么

变化。物理尺寸自然越来越小，但是电路板上总还得安插实际的IC 元

件、连接器、无源部件，当然还需安排总线本身。实际的布局增加了间

距，而这些距离意味着时间的消耗，这与速度形成了矛盾。

需要注意的是，数字信号的边缘速度（上升时间）对频率的影响远大于

重复速率的影响。正因为如此，一些设计人员有意识“减缓”相关的上

升时间，使IC 器件正常工作。

JANCD-SR20B-1